PENJELASAN SERTA PERBEDAAN ANTARA UMA,NUMA dan CC-NUMA
UMA,NUMA dan CC-NUMA
UMA (Uniform Memory Access) adalah arsitektur memori bersama yang digunakan pada komputer pararel. Semua prosessor dalam model UMA berbagi memori fisik secara seragam. UMA mewakili Akses memori yang seragam. Ini adalah arsitektur memori bersama yang digunakan di komputer paralel. Semua prosesor dalam model UMA berbagi memori fisik secara seragam. Dalam arsitektur UMA, waktu akses ke lokasi memori tidak bergantung pada prosesor mana yang membuat permintaan atau mana chip memori yang menyertakan data bersama.
Meskipun arsitektur UMA tidak cocok untuk membangun komputer paralel yang dapat diskalakan, arsitektur ini sangat baik untuk membangun bus multiprosesor berukuran tunggal kecil. Dua mesin tersebut adalah Encore Multimax dari Encore Computer Corporation yang mewakili teknologi akhir 1980-an dan Power Challenge dari Silicon Graphics Computing Systems yang mewakili teknologi tahun 1990-an.
a.) Encore Multimax
Fitur paling canggih dari Encore Multimax, ketika muncul di pasaran, adalah Nanobus yang merupakan salah satu aplikasi komersial pertama dari bus yang tertunda. Tidak seperti banyak bus yang terkunci, alamat bus dan data dipisahkan di Nanobus.
Bus memulai alamat transfer baca memori dan tulis memori pada Nanobus. Dalam kasus transaksi tulis, data bus digunakan bersama dengan alamat bus, sedangkan dalam transaksi baca data bus dapat digunakan oleh unit memori untuk mentransfer hasil akses baca sebelumnya.
Logika arbiter yang terpisah tetapi bekerja sama digunakan untuk mengalokasikan alamat dan data bus di antara 20 prosesor dan 16 memori bank. Arbiter dirancang digunakan untuk mewujudkan kebijakan arbitrase round-robin yang adil untuk alamat bus.
Namun, alamat bus arbiter pekerjaan terstruktur dapat dipengaruhi oleh mekanisme kontrol akses terdistribusi dalam kondisi tertentu. Jika prosesor atau pengontrol memori tidak dapat memperoleh kendali atas alamat bus untuk sejumlah siklus bus tertentu, mereka dapat menggunakan jalur pemilihan bus khusus untuk memaksa pusat wasit menolak akses ke alamat bus untuk master bus lainnya.
Fitur selanjutnya dari Encore Multimax adalah aplikasi pipelining baik pada papan prosesor maupun papan memori. Pipelining memungkinkan prosesor untuk memulai siklus bus baru sebelum menyelesaikan yang sebelumnya, dan agar pengontrol memori menerima permintaan akses memori baru sebelum menyelesaikan servis yang sebelumnya. Pipelining diimplementasikan dengan menerapkan register buffer pada papan prosesor dan papan memori.
b.)Power Challenge
Inti dari multiprosesor Power Challenge adalah POWERpath-2 split transaction shared bus. Memori asosiatif yang digunakan untuk menyelesaikan transaksi baca yang dibuat dari delapan yang disebut sumber daya baca, yaitu, hingga delapan bacaan dapat diedarkan kapan saja.
Bus POWERpath-2 dirancang sesuai dengan filosofi RISC. Jenis dan variasi transaksi bus kecil, dan setiap transaksi memerlukan lima siklus bus yang sama: arbitrase, resolusi, alamat, dekode, pengakuan. Siklus kelima ini dijalankan secara sinkron oleh masing-masing bus pengontrol.
NUMA mewakili Akses Memori Tidak Seragam. NUMA adalah model multiprosesor di mana setiap prosesor terhubung dengan memori khusus. Mesin akses memori non-seragam (NUMA) dimaksudkan untuk mencegah kemacetan akses memori mesin UMA. Memori yang dibagikan secara logis secara fisik ditugaskan di antara node pemrosesan mesin NUMA, yang mengarah ke arsitektur memori bersama yang didistribusikan.
Komputer paralel ini menjadi sangat terukur, tetapi sangat responsif terhadap alokasi data dalam memori lokal. Mengakses segmen memori lokal dari sebuah node jauh lebih cepat daripada mengakses segmen memori jarak jauh.
Perbedaan utama adalah dalam organisasi ruang alamat. Dalam multiprosesor, ruang alamat global digunakan yang terlihat secara konsisten dari setiap prosesor. Beberapa prosesor dapat mengakses semua area memori.
Di multikomputer, ruang alamat direplikasi dalam memori lokal elemen pemrosesan (PE). Tidak ada PE yang diizinkan mengakses memori lokal PE lain secara langsung.
Perbedaan dalam ruang alamat memori ini juga tercermin pada tingkat perangkat lunak: memori terdistribusi multikomputer diprogram berdasarkan paradigma penyampaian pesan, sementara mesin NUMA diprogram berdasarkan prinsip ruang alamat global.
Mesin ini menjadi semakin sulit di komputer paralel baru-baru ini, seperti Cray T3D, di mana kedua paradigma pemrograman disediakan untuk pengguna dalam bentuk paket perpustakaan.
Aspek lebih lanjut yang membuat perbedaan semakin kecil berasal dari fakta bahwa bentuk sebenarnya dari mengakses modul memori jarak jauh adalah sama di kedua kelas komputer MIMD. Akses memori jarak jauh direalisasikan oleh pesan bahkan di mesin NUMA, mirip dengan multikomputer yang menyampaikan pesan.
Masalah koherensi cache tidak terjadi pada memori terdistribusi multikomputer karena paradigma pengiriman pesan secara eksplisit mengelola beberapa salinan dari struktur data yang setara dalam bentuk pesan otonom.
Dalam paradigma memori bersama, akses berganda ke struktur data global serupa dapat diterapkan dan dapat ditingkatkan jika salinan lokal dari struktur data global dipertahankan dalam cache lokal.
Skema konsistensi cache yang disediakan perangkat keras tidak dimasukkan ke dalam mesin NUMA. Sistem ini dapat meng-cache kode dan data hanya-baca, dan data lokal, tetapi tidak membagikan informasi yang dapat dimodifikasi. Ini adalah ciri khas antara multiprosesor NUMA dan CC-NUMA. Mesin NUMA berdekatan dengan multikomputer daripada multiprosesor memori bersama lainnya, sementara mesin CC-NUMA mengekspresikan sistem memori bersama yang nyata.
Dalam mesin NUMA, seperti multikomputer, masalah desain utamanya adalah pengorganisasian node prosesor, jaringan interkoneksi, dan kemungkinan pendekatan untuk menurunkan akses memori jarak jauh. Mesin NUMA tipikal adalah Cray T3D dan multiprosesor Hector.
CC-NUMA adalah singkatan dari Cache-coherent non-uniform memory access machines. Mesin CC-NUMA mencakup beberapa node pemrosesan yang terhubung melalui jaringan interkoneksi latensi rendah bandwidth tinggi. Setiap node pemrosesan menyertakan prosesor implementasi tinggi, cache terkait, dan alokasi memori bersama global.
Koherensi cache dipertahankan oleh protokol koherensi cache berbasis direktori yang tidak valid. Itu dapat mempertahankan semua cache konsisten, setiap node pemrosesan memiliki memori direktori yang sesuai dengan alokasi memori fisik bersama.
Untuk setiap baris memori, penyimpanan memori direktori mengenali node jarak jauh yang menyimpan cache baris itu. Jadi, dengan menggunakan direktori, itu berlaku untuk node yang menulis lokasi untuk mengirim pesan point-to-point untuk membatalkan salinan pribadi dari baris cache yang setara.
Ada atribut penting lain dari protokol berbasis direktori yang tidak didasarkan pada topologi jaringan interkoneksi tertentu. Dengan demikian, beberapa jaringan yang dapat diskalakan, termasuk mesh, hypercube, atau jaringan multi-tahap, dapat digunakan untuk menghubungkan node pemrosesan.
Semua mesin CC-NUMA memiliki tujuan yang sama untuk membangun multiprosesor memori bersama yang dapat diskalakan. Perbedaan utama di antara mereka adalah cara memori dan mekanisme koherensi cache didistribusikan di antara node pemrosesan.
Masalah desain lainnya adalah pemilihan jaringan interkoneksi antar node. Mereka menunjukkan kemajuan dari jaringan berbasis bus menuju jaringan interkoneksi yang lebih umum dan protokol koherensi cache snoopy menuju skema direktori.
Arsitektur multicube Wisconsin adalah generalisasi terdekat dari multiprosesor berbasis bus tunggal. Itu sepenuhnya bergantung pada protokol cache snoopy tetapi dengan cara hierarkis. Multi-Arsitektur Aquarius menggabungkan protokol cache snoopy dengan skema direktori, tetapi jaringan interkoneksi sangat bergantung pada multibus bersama. Baik multicube Wisconsin dan Aquarius Multi-Multi memiliki node prosesor tunggal.
Simpul arsitektur Stanford Dash lebih kompleks. Mereka direalisasikan sebagai multiprosesor berbasis bus tunggal yang disebut cluster. Arsitektur Dash juga menggabungkan protokol cache snoopy dan skema direktori. Skema pengintaian memastikan konsistensi cache di dalam kluster, sedangkan skema direktori menjaga konsistensi di seluruh kluster.
Di Dash, protokol direktori tidak tergantung pada jenis jaringan interkoneksi, dan karenanya, jaringan latensi rendah mana pun yang awalnya dikembangkan untuk multikomputer seperti mesh dapat digunakan. Arsitektur Stanford FLASH adalah pengembangan lebih lanjut dari mesin Dash oleh kelompok riset yang sama.
Tujuan utama desain FLASH adalah integrasi yang efisien dari memori bersama yang koheren-cache dengan pengiriman pesan berkinerja tinggi. Karena konsep kluster Dash diganti dengan node satu prosesor, FLASH hanya menerapkan skema direktori untuk menjaga koherensi cache.
4. Perbedaan
Perbedaan utama CC-NUMA di antara mereka adalah cara memori dan mekanisme koherensi cache didistribusikan di antara node pemrosesan.
Komentar
Posting Komentar